2/16 AI Accelerator Design Engineer
- 智成電子股份有限公司
- 半導體製造業
- 新竹市
- 2年以上
- 碩士
1.AI Accelerator architecture exploration 2.AI Accelerator RTL design & implementation 3.Chip integration
4/16 ASIC Design Verification Engineer
- 英屬開曼群島商愛康科技股份有限公司台灣分公司
- IC設計相關業
- 新竹縣竹北市
- 10年以上
- 大學
and coverage collections • Regression setup and debug at RTL level and gate sim level working with design team
4/17 RTL銷售顧問/副店/店長 (北區)
- 艾盟仕股份有限公司
- 綜合商品批發代理業
- 台北市松山區
- 經歷不拘
- 高中
-About 艾盟仕- 國際品牌的營銷伙伴，給予多國在地品牌總代理（台灣、大陸、越南）銷售管理服務。 包括運動系列專業團隊- 快速成長的年輕團隊，邀你一同攜手開拓。 ★工作地點：面談確認後，依個人的居住地再分配門市 【角色定位/工作場景】 1.介紹及銷售商品/店鋪整潔維護/貨品帳務管理 2.商品諮詢與銷售 3.建立顧客關係與維護 4.店務與商品庫存管理 5.主管交付事項 【專業能力/產業歷練】 ＞具休閒或運動服飾銷售經驗，若具休閒服飾品牌銷售經驗者更佳。 ＞活潑外性，喜好與人接觸 ＞有數字觀念，擅長銷售管理 ＞對流行服飾趨勢瞭解，成為客戶穿搭諮詢伙伴 ＞願意挑戰業務數字，為自我帶來獎金報酬
4/10 FPGA工程師
- 普頓數位科技有限公司
- 其他機械製造修配業
- 台中市北屯區
- 經歷不拘
- 專科
1. 負責 FPGA 功能驗證、程式開發、測試、除錯及維護 2. 熟悉 FPGA: >> Familiar with Verilog RTL design. >> Familiar with RTL simulation, timing
9/04 技術支援類: Application Engineer-Emulation/ Zebu
- 新竹市
- 3年以上
- 大學
Computer Science. Skills/Experience 2.Good team player and communication skills. 3.Good Knowledge of RTL coding , Chip
9/04 技術支援類: Design Verification Application Engineer(UVM)
- 新竹市
- 經歷不拘
- 大學
customers using Synopsys Verification tools. Must possess in-depth knowledge of RTL low power design, verification and power
2/01 IC設計類: Senior Front-end SoC數位設計工程師 (台北/竹北)
- 台北市信義區
- 10年以上
- 大學
customers tape out successfully from RTL to GDS or from Netlist to GDS by using Synopsys EDA tools. Your main focus will be
3/06 數位ic設計工程師
- 慧承創新股份有限公司
- 電腦軟體服務業
- 新竹縣竹北市
- 經歷不拘
- 大學
1. ARM / RISC-V CPU 相關電路設計 2. MCU週邊 SPI / I2C / UART 相關電路設計 3. RTL to Xilinx FPGA 設計 4. DV / UVM / DFT 相關經驗
4/15 演算法實現工程師
- 網聯通訊股份有限公司
- IC設計相關業
- 新竹縣竹北市
- 3年以上
- 碩士
1. RTL design of digital baseband modem 2. lab verification of phy algorithm such as FFT, Viterbi, etc. 3. area/power/
4/17 SoC Designer
- 瓦雷科技有限公司
- IC設計相關業
- 新竹市
- 經歷不拘
- 大學
physical implementation. 3. Work with multiple teams and drive RTL to GDS flow. [Requirement] 1.Familiar with Verilog HDL
9/28 IC 設計工程師
- 阿比特電子科技股份有限公司
- 其它軟體及網路相關業
- 新北市新店區
- 3年以上
- 大學
工作技能：撰寫硬體語言程式、數位晶片產品開發、數位電路分析設計、數位電路驗證、FPGA。 擅長工具：Verilog、C、Python、Perl、TCL、EDA、FPGA、RTL、EDA tool: NC-Verilog、Synopsys DC、
4/08 [New College Graduate新鮮人專區] DFT Engineer
- NVIDIA_新加坡商輝達開發有限公司台灣分公司
- 其他半導體相關業
- 台北市內湖區
- 經歷不拘
- 大學
understanding of Design for Testing including Scan/ATPG/BIST/JTAG -Familiar with Verilog -Experiences with RTL and Simulation.
4/16 【2024研發替代役】數位IC設計工程師(RD0230)
- 凌陽科技股份有限公司
- IC設計相關業
- 新竹縣寶山鄉
- 經歷不拘
- 碩士
High speed DDR-PHY / MIPI-PHY interface Architecture design, RTL coding, simulation, synthesis, LEC, STA Job
4/12 Staff/Sr. CPLD/FPGA Firmware Engineer (Server)
- 新北市五股區
- 4年以上
- 大學
our team: 1. 3-10 years of working experience in Firmware development. 2. Familiar in Verilog RTL language. Experienced
4/08 〔Student Intern 學生實習專區〕ASIC Physical Design Intern - Summer 2024
- NVIDIA_新加坡商輝達開發有限公司台灣分公司
- 其他半導體相關業
- 新竹市
- 經歷不拘
- 碩士
for the stage from RTL frozen to tape out, include synthesis, formal verification, constraints definition, timing closure/sign
4/17 數位IC設計資深工程師
- 英商美棣有限公司台灣分公司
- 其它軟體及網路相關業
- 新竹縣竹北市
- 2年以上
- 大學
開發和相關測試 具備條件: - 具3年以上Digital IC design或FPGA開發相關經驗 - 熟悉RTL coding、simulation & synthesis流程及其開發工具使用 - 具C/C++ coding 和 debug 能
4/12 RD-Digital IC designer(PMIC)(代子公司徵才)
- 愛普科技股份有限公司
- IC設計相關業
- 新竹縣竹北市
- 經歷不拘
- 大學
definition, as well as design implementation. ‧ Architecture design and RTL implementation ‧ System bus and related peripheral